2nm的大挑战
发布日期：2024-10-29 04:41 点击次数：87
（原标题：2nm的大挑战）
若是您但愿不错常常碰面，迎接标星保藏哦~
着手：内容编译自semiengineering，谢谢。
跟着器件特征不休减弱至 2 纳米及以下，计量和检测正在处理与 3D 测量、埋藏颓势和更高灵巧度干系的一系列问题。
由于新工艺的快速发展压力越来越大，这变得愈加具有挑战性。计量用具供应商必须将刻下需求提高一到两个工艺节点，以确保措置决策粗略得志下一代逻辑、内存和电源模块和传感器等特殊阛阓更严格的阛阓需求。
当先的晶圆厂还集成了先进的数据分析平台，用于要津测量和检查，以提高精度并充分愚弄来自多样着手的数据。“数据被称为 21 世纪的黄金，但实在融会数据才是黄金，” DR Yield首席奉行官 Dieter Rathei 示意。“半导体行业正在发生的事情是，咱们领有太多数据。价值诡秘在数据中，要从中挖掘黄金，你需要用具。”
Rathei 示意，正确的展望分析平台不错匡助晶圆厂工程师通过更早地发现坐褥问题来提高后果、质料、产量和良率。
微细尺寸下的巨大变化
跟着前沿筹算转向新颖的 3D 架构、互补 FET（CFET）、基于羼杂键合的 3D-IC 和多样类型的先进封装，检测和计量方面也将需要作念出紧要转换。
“计量和检测已进入一个新时期，”imec ITF 研发司理 Anne-Laure Charley 在最近的一次演讲中示意。“咱们如实正在从一个计量四肢第一步被减少以至排斥的天下过渡到一个计量成为实在时期鞭策者的天下。咱们靠近着新的挑战，这些挑战鞭策着咱们取舍新的改进设施。”
Charley 指出，为了使 EUV 光刻和计量时期粗略得志 CFET 的首批硅片需求，需要付出巨大的开发起劲，并强调需要检测和测量越来越小越来越薄的 3D 结构中的诡秘特征和颓势（见图 1）。
“3D 系统架构意味着检测埋藏在金属中的赋闲，”她说。“您需要对 10nm 颓势或纳米薄层进行表征。边际放手毛病 (EPE) 是 15 年前引入的，包括 CD、消散、OPC 以及局部和全局变化的孝敬成分。ASML 展望，从现在起 10 年后，每个参数皆必须限度在纳米以下。”
图 1：纳米片晶体管、羼杂键合和 TSV 以及缩放特征对计量和检测用具提议了挑战。着手：imec
如今，光学计量和基于 SEM 的用具皆是主流且已插手坐褥，而 X 射线衍射成像则不错得志特定的坐褥需求，包括先进封装的需求。
布鲁克英国工场司理约翰·沃尔 (John Wall) 示意：“咱们曾与客户调解，使用 X 射线衍射成像时期对 CoWoS（台积电的晶圆基板芯片）进行成像，他们施行上是将芯片堆叠在沿途，然后从基板上研磨硅，因为它施行上是结构中的死块。他们发现，XRDI 时期不错检测到破绽、边际颓势和多种问题，这些问题可能导致开采在后端工艺和封装前发生落索性故障。”
扇出工艺过程中更先进的质料限度导致对基板上的芯片/芯片的要求愈加严格。白光干预测量法可同期测量垂直和横向 CD，举例通孔深度、铜或光刻胶厚度以及扇出层之间的消散。“计量关于先进的 2.5D 封装至关进击。咱们的才气与咱们主要客户的制造工艺历程形影相随，”布鲁克触针和光学计量总司理 Samuel Lesko 示意。
在某些情况下，不错使用电子束电压对比度测量法通过电气形势检测出埋藏的颓势。PDF Solutions 工程副总裁 Indranil De 确认说：“若是在 CMP 之后有一个检查要领，而且触点下方有一个埋藏的赋闲，导致触点基本上断开，则可能无法使用光学检查看到赋闲。假定它是一个钨触点。由于该埋藏赋闲，该钨触点与底下的金属在电气上断开，或者该触点可能战役到底下的另一条金属线。因此，它会导致电气短路或断路，不错在制造过程中使用电压对比度检查检测到。在前沿芯片中，举例在 3nm 节点或 12 到 14nm 特征尺寸，每个晶体管有 3 个触点。因此，战役层最密集，因为触点数目是 5000 万的 3 倍，或者芯片上有几许个晶体管。”
因此，事前准备责任包括挖掘布局中的明锐战役、通孔或金属线，然后仅沿这些要津旅途奉行 VC 测试。
从 2010 年驾御第一台 3D 开采问世开拔点，散射测量法在工艺限度回路中的地位就逐步安闲，因为它不错测量从上至下设施无法测量的结构尺寸，举例凹入特征和抽象大于 90 度的光栅。散射测量法集中了光谱椭圆偏振法和反射法，之是以这么称号，是因为特征尺寸和情景是把柄周期性阵列的散射光图案计算出来的。最近，中红外散射测量法使具有通常光学特质的材料（举例二氧化硅和氮化硅电介质）之间的对比度更大。在纳米片晶体管中，红外散射测量法不错测量 3D NAND 通说念中的要津氮化硅凹槽。
跟着 CFET 开采的引入，该时期将变得愈加进击，这些开采通过堆叠 pMOS 和 nMOS 晶体管来推广，约莫在 7? 时期节点（金属间距为 18nm）。散射测量用具的灵巧度取决于名义材料之间的光学特质以及光束与之互相作用的材料体积。
Onto Innovation应用开发总监 Nick Keller 示意：“红外散射测量法从纳米片蔓延到 CFET 架构。CFET是一个真谛的案例，因为它是垂直朝上转移的。从光学角度来看，你施行上会取得更多信号，因为单元面积的材料体积更大，因此与光的互相作用更多。但问题在于客户但愿索求更多参数。因此挑战可能会均衡。你会取得更高的灵巧度，因此会取得更多信息，但由于更多参数很进击，因此参数之间可能会存在更多干系性。”
其他东说念主也欢喜这一不雅点。imec 的 Charley 示意：“散射测量法是一种苍劲的计量时期，不错索求好多感兴味的参数。”此外，举例，不错通过合乎的机器学习算法来改善散射测量法闭幕与 AFM 参考数据的干系性。“当咱们在轨范设施的基础上引入机器学习时，咱们不错显贵改善机器与参考的干系性。”
她指出，机器学习还有助于提高 CD-SEM 测量的信噪比。
尽管取得了这些进展，但光学检测可能正在失去能源。西门子 EDA 的 Calibre Semi Solutions 晶圆厂措置决策总监 Le Hong 示意：“光学检测过程时常被以为是颓势检测的主力，但在波长和分辨率方面靠近扫尾。跟着先进节点中要津尺寸的不休减弱，光学检测正被推向极限。尽管蒙胧量有所提高，但全芯片和全晶圆电子束检测在为大皆量坐褥作念好准备之前还有很长的路要走。”此外，优化光学检测的灵巧度以拿获实在颓势，同期最大限定地减少诞妄/过问颓势变得越来越具有挑战性。”为了应付这些挑战，Hong 指出，对粗略从光学到扫描电子显微镜 (SEM) 审查智能降采样的软件的需求日益增长，脱落是在高过问情况下。“该软件还必须具备 HVM 内联使用所需的性能。西门子 EDA 的 Calibre SONR 居品提供了一种顶端措置决策，它愚弄东说念主工智能驱动的算法进行光学到 SEM 审查降采样。Hong 示意：“这种设施不仅具有筹算和工艺感知才气，而且性能十足不错在线上用于 HVM 应用。特征驱动的下采样算法绝顶稳健灵验处理热扫描期间常见的高过问计数。此外，它还阐扬出对光学检测和筹算之间有限的空间干系性的出色容忍度。使用 SONR 下采样，颓势射中率有可能显贵提高，平均比刻下轨范进步 5 倍。”
羼杂键合准备
好多晶圆厂正在探索键合工艺之前和之后最稳健用于羼杂键合的计量/检测设施。羼杂键合将稍许凹下在介电场（时常为 SiCN）中的小铜垫（<10 μm）蚁集在沿途。白光干预法是一种光学抽象仪，可用于表征晶圆边际的 CMP 边际滚落，但也可用于测量键合前的铜凹下深度。
WLI 中的相移干预 (PSI) 情景用于监控晶圆级的描绘，包括铜凹下深度。晶圆上的凹下深度有严格的表率。铜太少会导致开路，而铜太多会导致铜蔓延到抵牾层氧化物以外并可能变成短路。
在测量铜凹下时，计量时期之间存在重复，尤其是在 WLI 抽象仪和另一种当先的原子力显微镜 (AFM) 设施的情况下。固然 WLI 抽象仪集中了 4 倍的蒙胧量，粗略在团结芯片中映射数百万个铜垫，但 AFM 提供了氧化物和铜之间的精准偏移，以抵偿 WLI 测量。AFM 还推广了扫描速率和扫描长度的范围，涵盖了 CMP 后的统共芯片平整度以及垫凹下。
集中计量和分析
如今，工艺和产量工程师最关切的问题之一是限度工艺变异性，这会影响晶圆里面的运行情况，以及晶圆间和批次间的闭幕。事实上，好多晶圆工艺的跨晶圆特征并不荒僻（见图 2）。
proteanTecs 业务开发高档总监 Nir Sever 示意：“晶圆上芯片的位置关于融会所见的任何变化类型至关进击，因为在典型的晶圆上，性能最好的芯片（同期磋商性能和功率）呈甜甜圈情景。晶圆中心和边际的芯片阐扬比其余部分更差。”
图 2：性能最好的芯片位于 300 毫米晶圆上的环形图案中。着手：proteanTecs
这种时分和功率变化不错与芯片级绚丽符相匹配。“将任何遥测信息与芯片在晶圆上的位置臆度起来的基本设施是使用咱们称之为 ULT 或单元级绚丽符的东西，”Sever 说。“时常在晶圆分类扫尾时，您会将每个芯片的 ID 编程到非易失性存储器中，从当时起，您就不错追踪认证 ID 到晶圆上确切切位置、晶圆编号、批号过甚制造历史。”
在波及芯片的先进封装应用中，制品芯片的电气性能变化变得尤为进击，举例 HBM4 DRAM 芯片、SRAM 和处理器的异构堆栈或苟且数目的芯片组合。
这种独一绚丽符在数字电路中很常见，但一些模拟部件或袖珍分立器件时常莫得绚丽符。单个芯片 ID 关于硅片生命周期照看至关进击，不错追踪器件从筹算到制造、使用到使用寿命扫尾的性能。绚丽符还不错匡助工程师识别在现场使用过程中可能导致硬故障的潜在故障，并确保拼装的部件是可回首的。
西门子数字工业软件首席时期居品司理 Jayant D'Souza 示意：“每一项新时期皆会带来一些问题。举例，关于环栅晶体管，咱们看到的晶体管故障比往常愈加诡秘。此外，故障分析老本和晶圆老本本人也在加多，这使得每个学习周期的老本皆大大加多。”
这在推出顶端工艺时尤为昭着。Synopsys 居品照看高档总监 Matt Knowles 示意：“在产量提高过程中，有三个紧要的新发展。最先，咱们发现扫描链故障抓续到坐褥阶段。跟着工艺节点和晶体管筹算变得越来越复杂，工艺窗口变得越来越明锐。筹算干系的颓势情景越来越多——软故障仅在特定电压或特定时序条款下发生，与硬故障不同。因此，客户需要将这些筹算干系信息拉入分析平台本人，并粗略以自动化形势进行这些产等第关联。”
诺尔斯示意，另外两个发展是扫描链故障在坐褥过程中抓续存在，以及测试数目的加多，尤其是关于东说念主工智能芯片而言。
“咱们发现扫描链故障会抓续到更训练的节点和更训练的工艺中，”他说。“往常，在开拔点爬坡期间，扫描链故障率绝顶高，但在措置这些问题后，数字下跌了。在爬坡初期，扫描链与逻辑链的故障率可能辞别为 60% 和 40%，然后会镌汰到扫描链故障率 20% 到 30% 驾御。但咱们传奇扫描链故障仍在络续。一些故障以筹算为中心，一些故障以颓势为中心。因此，客户必须网罗更多扫描链故障，并可能进行更多链会诊，这需要粗略网罗所稀有据、分析所稀有据并匡助他们找到根柢原因的分析用具。”
Knowles 还指出测试数目正在快速加多。“脱落是当你领有一些超大限制芯顷然，他们尝试进行多种不同类型的测试来发现诸如静默数据损坏之类的问题，测试数目依然从几万加多到几十万，咱们正在准备进行 100 万次测试。宽阔的数据量给你的分析平台带来了巨大的压力。”
处理数据
与工场良率照看系统 (YMS) 干系的分析平台不错针对工艺额外提供预警、识别质料受损部件，并更好地知悉坐褥数据。“借助监控规矩，咱们的算法不错把柄对数据偏差或额外的早期了解来展望故障，本色上允许制造商把柄早期预警信号遴选行为，而不是在为时已晚时才对紧要制造问题作念出反映，从而幸免代价昂贵的坐褥事故，”DR Yield 的 Rathei 示意。“此外，咱们用户友好的数据分析功能为坐褥优化提供了进一步的深远知悉。”
西门子 EDA 公司的 Hong 示意，频年来，促进从筹算到制造的良率优化的软件需求大幅增长。“代工场尤其疑望东说念主工智能驱动的工艺优化、晶圆工艺黄金旅途发现以及筹算到良率扫尾的根柢原因分析。咱们的 Calibre Fab Insight 软件套件可匡助代工场优化工艺，同期提供贵重的筹算观点。此外，Calibre SONR 软件愚弄机器学习算法来解读筹算参数对系统性良率扫尾颓势的孝敬。它还不错自动生成幸免颓势的 DFM 检查库。”另一方面，Hong 确认说，无晶圆厂公司更倾向于卓越传统的基于几何图案匹配的筹算设立设施。他们需要粗略在统共芯片级别高效索求每个门的工艺干系特征的软件。此外，还需要一种基于 ML 的高性能算法来兑现可调的否认匹配进度。通过集中这些功能，无晶圆厂公司不错早在 T0 测试芯片级流顷然就开拔点进行良率学习，并将这种学习无缝推广到第一个居品芯片流片。”
业内多家公司正在张开调解，将海量数据整合到一个平台，以至设立两个不错交换信息的平台，举例 PDF Solutions 的 FIRE 平台和西门子的 Tessent，以匡助措置在早期试运行阶段导致系统性颓势的布局明锐性问题。
图 3：Flow 使用 PDF Solutions FIRE 分析与西门子 Tessent 平台的根柢原因卷积 (RCD) 更快地识别和分离立时和系统颓势。着手：PDF Solutions
PDF Solutions 时期征询员 Tomasz Brozek 示意：“此阶段的颓势可能是由工艺干系的根柢原因或筹算干系的根柢原因引起的，或者两者同时兼备。体积扫描会诊与根柢原因反卷积 (RCD) 相集中，可在故障芯片群体上创建颓势帕累托图。”
“RCD 建模的根柢原因已得胜发现微弱的立时和工艺干系颓势。跟着 5nm 或 3nm 等较新的时期节点的出现，与筹算干系的系统性颓势将络续导致制造坐褥过程中的损耗机制，”Brozek 补充说念。
Nordson Test & Measurement公司的 Brad Perkins 示意，分析平台的筹算与计量用具无关。“非论是光学、X 射线照旧超声波检测，您皆会看到规格扫尾内更严格的限度限值，而借助先进的工艺限度，您不错开拔点识别工艺漂移，而这恰是现在用具的实在价值场合。它不会让漏洞袒露到现场，当您检察安全气囊或自动驾驶中的开采故障时，这天然至关进击。”
“一朝完成图像确认，数据导脱险些与机器无关。咱们要进行的数据导出昭着是单元级可回首性，”Perkins 说。“它可能是 JEDEC 托盘上的单个部件。它可能是晶圆上与芯片相对应的特定位置。不同的客户会关注不同的东西。时常，它不错回来要津空泛的位置、总要津颓势，若是某个过程开拔点偏离，咱们不错平直从机器发出警报，或者咱们不错与站限度器、MES、SECS-GEM 等调解。”
论断
计量和检测靠近的最大挑战之一是在坐褥线前端和后端检测日益复杂的三维结构中的诡秘颓势或特征。提高产量的需要取决于系统性颓势的早期识别，这些颓势可能与筹算或工艺相关。
在新节点和高档封装中，这只会变得愈加复杂。但工程团队不错通过机器学习的新一轮数据分析来提高他们的速率，这不错匡助更快地识别问题，并更好地了解可能出现的问题和依然出现的问题以及原因。
https://semiengineering.com/metrology-advances-step-up-to-sub-2nm-device-node-needs/
半导体杰作公众号保举
专注半导体规模更多原创内容
关注公共半导体产业动向与趋势
*免责声明：本文由作家原创。著作内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或辅助，若是有任何异议，迎接臆度半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3917内容，迎接关注。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
可爱咱们的内容就点“在看”共享给小伙伴哦